关于FPGA逻辑设计的21个小贴士 可靠性1. 为时钟信号选用全局时钟缓冲器BUFG！不选用全局时钟缓冲器的时钟将会引入偏差。2. 只用一个时钟沿来寄存数据使用时钟的两个沿是不可靠的，因为时钟的某沿或者两个沿会漂移。如果时钟有漂移而且你只使用了时钟的一个沿，你就降低了时钟边沿漂移的风险。这个问题可以这... 2023-06-13 FPGA逻辑设计文章单片机
嵌入式工程师不可不知的 一.工程师眼中的“嵌入式系统”在工程师看来：着重理解“嵌入”的概念，主要从三个方面来理解：1.从硬件上，将基于CPU 的外围器件，整合到CPU 芯片内部，比如早期基于X86体系结构下的计算机，CPU 只是有运算器和累加器的功能，一切芯片要靠外部桥路来扩展实现，象串口... 2023-06-13 嵌入式系统逻辑设计C语言嵌入式工程师经验分享文章软件开发嵌入式OS
结合FPGA与结构化ASIC进行设计 仅在芯片少数金属层上配置电路，不仅可以降低开发成本和缩短开发时间，而且降低了设计错误发生的风险。这是因为与ASIC需要设计许多掩膜层来构成芯片相比，结构化ASIC供应商只需要生成相对简单的金属层。然而，利用结构化ASIC进行开发也不是没有风险。逻辑设计错误仍然可能存在。... 2023-06-13 FPGAASIC逻辑设计文章单片机
关于时序约束的一点总结 SDRAM数据手册有如张时序要求图。如何使SDRAM满足时序要求？方法1：添加时序约束。由于Tpcb和时钟频率是固定的，我们可以添加时序约束，让FPGA增加寄存器延时、寄存器到管脚的延时，从而使上述满足建立时间和保持时间要求。方法2：添加随路时钟如上图所示，信号a是在时钟clk时钟域产生... 2023-06-13 SDRAM时序约束逻辑设计文章单片机FPGA
FPGA/CPLD与MCS-51总线接口逻辑设计 长期以来,单片机以其性能价格比高、体积小、功能灵活、可靠性高、易于人机对话和良好的数据处理能力等方面所具有的独特优点,被广泛应用于各个领域。但受其内部资源的限制，在很多应用中，单片机需要在片外扩展相关资源，如程序存储器、数据存储器、I/O口以及中断源等。随着可... 2023-06-13 MCS—51FPGACPLD接口逻辑设计文章单片机CPLD
