基于Vivado的C程序设计原理 在Xilinx中，通过在测试台中对你在头文件包含的文件进行分别合成。测试台中一般包含了你在硬件中不能合成的程序，比如I/O对存储器的访问。通过头文件就能定义测试台和设计文件，从而实现上传和共享。因此在Vivado设计中通常采用层设计。下面我通过一个程序调用2个子程序说明：hi... 2023-06-13 VivadoC程序设计原理文章软件开发嵌入式OS
JTAG模式下Vivado SDK全速运行时的奇怪报错 问题描述下载elf完毕后，弹出如图1所示的消息框，提示软件运行出现问题。软件运行结果却是OK的，比如我这里VGA接口就能够正常显示图片，如图2所示。此外，在Debug模式下，也不会报该错误。图1 全速运行提示错误图2 程序运行结果正常点击图1中的Details按钮，如图3所示。图3 错误详细描... 2023-06-13 JTAGVivadoSDK全速运行运行报错文章单片机基础知识
Vivado综合操作中的重定时（Retiming） 重定时（Retiming）介绍重定时（Retiming）是一种时序优化技术，用在不影响电路输入/输出行为的情况下跨组合逻辑寄存器从而提高设计性能。图1所示的电路是六输入加法器，其中有一条关键路径，红色推出显示的路径是限制整个电路性能的关键路径。通过对加法器输出路径上寄存器进行重定时... 2023-06-13 Vivado重定时Retiming文章单片机FPGA
