导读:目前正在解读《CMOS电路不使用的输入端不能悬空,会造成逻辑混乱?》的相关信息,《CMOS电路不使用的输入端不能悬空,会造成逻辑混乱?》是由用户自行发布的知识型内容!下面请观看由(电工技术网 - www.9ddd.net)用户发布《CMOS电路不使用的输入端不能悬空,会造成逻辑混乱?》的详细说明。
简介:CMOS电路的输入阻抗非常高,很容易受到干扰,所以必须将不用的输入端接地.

CMOS电路的输入阻抗非常高,很容易受到干扰,所以必须将不用的输入端接地.

集成电路按晶体管的性质分为TTL和CMOS两大类,TTL以速度见长,CMOS以功耗低而著称,其中CMOS电路以其优良的特性成为目前应用最广泛的集成电路。在电子制

作中使用CMOS集成电路时,除了认真阅读产品说明或有关资料,了解其引脚分布及极限

参数外,还应注意以下几个问题:

1、电源问题

(1) CMOS集成电路的工作电压一般在3-18V,但当应用电路中有门电路的模拟

应用(如脉冲振荡、线性放大)时,最低电压则不应低于4.5V。由于CMOS集成电路

工作电压宽,故使用不稳压的电源电路CMOS集成电路也可以正常工作,但是工作在不同

电源电压的器件,其输出阻抗、工作速度和功耗是不相同的,在使用中一定要注意。

(2)CMOS集成电路的电源电压必须在规定范围内,不能超压,也不能反接。因为在制

造过程中,自然形成许多寄生二极管,如图1所示为反相器电路,在正常电压下,这些二极

管皆处于反偏,对逻辑功能无影响,但是由于这些寄生二极管的存在,一旦电源电压过高或

电压极性接反,就会使电路产生损坏。

2、驱动能力问题

CMOS电路的驱动能力的提高,除选用驱动能力较强的缓冲器来完成之外,还可将同一个

芯片几个同类电路并联起来提高,这时驱动能力提高到N倍(N为并联门的数量)。如图2

所示。

3、输入端的问题

(1)多余输入端的处理。CMOS电路的输入端不允许悬空,因为悬空会使电位不定,破

坏正常的逻辑关系。另外,悬空时输入阻抗高,易受外界噪声干扰,使电路产生误动作,而

且也极易造成栅极感应静电而击穿。所以“与”门,“与非”门的多余输入端要接高电平,

“或”门和“或非”门的多余输入端要接低电平。若电路的工作速度不高,功耗也不需特别

考虑时,则可以将多余输入端与使用端并联。

(2)输入端接长导线时的保护。在应用中有时输入端需要接长的导线,而长输入线必然有

较大的分布电容和分布电感,易形成LC振荡,特别当输入端一旦发生负电压,极易破坏C

MOS中的保护二极管。其保护办法为在输入端处接一个电阻,如图3所示, R=VDD

/1mA。

(3)输入端的静电防护。虽然各种CMOS输入端有抗静电的保护措施,但仍需小心对

待,在存储和运输中最好用金属容器或者导电材料包装,不要放在易产生静电高压的化工材

料或化纤织物中。组装、调试时,工具、仪表、工作台等均应良好接地。要防止操作人员的

静电干扰造成的损坏,如不宜穿尼龙、化纤衣服,手或工具在接触集成块前最好先接一下

地。对器件引线矫直弯曲或人工焊接时,使用的设备必须良好接地。

(4) 输入信号的上升和下降时间不易过长,否则一方面容易造成虚假触发而导致器件失

去正常功能,另一方面还会造成大的损耗。对于74HC系列限于0.5us以内。若不满

足此要求,需用施密特触发器件进行输入整形,整形电路如图4所示。

(5)CMOS电路具有很高的输入阻抗,致使器件易受外界干扰、冲击和静电击穿,所以

为了保护CMOS管的氧化层不被击穿,一般在其内部输入端接有二极管保护电路,如图5

所示。

其中R约为1.5-2.5KΩ。输入保护网络的引入使器件的输入阻抗有一定下降,但仍

在108Ω以上。这样也给电路的应用带来了一些限制:

(A)输入电路的过流保护。CMOS电路输入端的保护二极管,其导通时电流容限一般为

1mA在可能出现过大瞬态输入电流(超过10mA)时,应串接输入保护电阻。例如,

当输入端接的信号,其内阻很小、或引线很长、或输入电容较大时,在接通和关断电源时,

就容易产生较大的瞬态输入电流,这时必须接输入保护电阻,若VDD=10V,则取限流

电阻为10KΩ即可。

(B) 输入信号必须在VDD到VSS之间,以防二极管因正向偏置电流过大而烧坏。因

此在工作或测试时,必须按照先接通电源后加入信号,先撤除信号后关电源的顺序进行操

作。在安装,改变连接,拔插时,必须切断电源,以防元件受到极大的感应或冲击而损坏。

(C)由于保护电路吸收的瞬间能量有限,太大的瞬间信号和过高的静电电压将使保护电路

失去作用。所以焊接时电烙铁必须可靠接地,以防漏电击穿器件输入端,一般使用时,可断

电后利用电烙铁的余热进行焊接,并先焊其接地管脚。

(D)要防止用大电阻串入VDD或VSS端,以免在电路开关期间由于电阻上的压降引起

保护二极管瞬时导通而损坏器件。

4、CMOS的接口电路问题

(1)CMOS电路与运放连接。当和运放连接时,若运放采用双电源,CMOS采用的是

独立的另一组电源,即采用如图6所示电路,电路中,VD1、VD2为钳位保护二极管,

使CMOS输入电压处在10V与地之间。15KΩ的电阻既作为CMOS的限流电阻,又

对二极管进行限流保护。若运放使用单电源,且与CMOS使用的电源一样,则可直接相

连。

(2)CMOS与TTL等其它电路的连接。在电路中常遇到TTL电路和CMOS电路混

合使用的情况,由于这些电路相互之间的电源电压和输入、输出电平及负载能力等参数不

同,因此他们之间的连接必须通过电平转换或电流转换电路,使前级器件的输出的逻辑电平

满足后级器件对输入电平的要求,并不得对器件造成损坏。逻辑器件的接口电路主要应注意

电平匹配和输出能力两个问题,并与器件的电源电压结合起来考虑。下面分两种情况来说

明:

(A)TTL到CMOS的连接。用TTL电路去驱动CMOS电路时,由于CMOS电路

是电压驱动器件,所需电流小,因此电流驱动能力不会有问题,主要是电压驱动能力问题,

TT L电路输出高电平的最小值为2.4V,而CMOS电路的输入高电平一般高于3.

5V,这就使二者的逻辑电平不能兼容。为此可采用图7所示电路,在TTL的输出端与电

源之间接一个电阻R(上拉电阻)可将TTL的电平提高到3.5V以上。

若采用的是OC门驱动,则可采用如图8所示电路。其中R为其外接电阻。R的取值一般在

1-4.7KΩ。

(B) CMOS到TTL的连接。CMOS电路输出逻辑电平与TTL电路的输入电平可

以兼容,但CMOS电路的驱动电流较小,不能够直接驱动TTL电路。为此可采用CMO

S/TTL专用接口电路,如CMOS缓冲器CC4049等,经缓冲器之后的高电平输出

电流能满足TTL电路的要求,低电平输出电流可达4mA。实现CMOS电路与TTL电

路的连接,如图9所示。 需说明的时,CMOS与TTL电路的接口电路形式多种多样,

实用中应根据具体情况进行选择。

5、输出端的保护问题

(1)MOS器件输出端既不允许和电源短接,也不允许和地短接,否则输出级的MOS管

就会因过流而损坏。

(2)在CMOS电路中除了三端输出器件外,不允许两个器件输出端并接,因为不同的器

件参数不一致,有可能导致NMOS和PMOS器件同时导通,形成大电流。但为了增加电

路的驱动能力,允许把同一芯片上的同类电路并联使用。

(3)当CMOS电路输出端有较大的容性负载时,流过输出管的冲击电流较大,易造成电

路失效。为此,必须在输出端与负载电容间串联一限流电阻,将瞬态冲击电流限制在10m

A以下。

提醒:《CMOS电路不使用的输入端不能悬空,会造成逻辑混乱?》最后刷新时间 2024-03-14 01:04:32,本站为公益型个人网站,仅供个人学习和记录信息,不进行任何商业性质的盈利。如果内容、图片资源失效或内容涉及侵权,请反馈至,我们会及时处理。本站只保证内容的可读性,无法保证真实性,《CMOS电路不使用的输入端不能悬空,会造成逻辑混乱?》该内容的真实性请自行鉴别。