半导体基础知识之晶振旁外接电容的选择

来源:本站
导读:目前正在解读《半导体基础知识之晶振旁外接电容的选择》的相关信息,《半导体基础知识之晶振旁外接电容的选择》是由用户自行发布的知识型内容!下面请观看由(电工技术网 - www.9ddd.net)用户发布《半导体基础知识之晶振旁外接电容的选择》的详细说明。
简介:晶振旁外接电容的选择

负载电容是指晶振要正常震荡所需要的电容。换句话说,晶振的频率就是在它提供的负载电容下测得的,能最大限度的保证频率值的误差。也能保证温漂等误差。晶振的负载电容值是已知数,在出厂的时候已经定下来。单片机晶振上两个电容是晶振的外接电容,分别接在晶振的两个脚上和对地的电容,一般在几十皮发,在选择外接电容的时候是根据晶振厂家提供的晶振要求选值的,一般外接电容是为了使晶振两端的等效电容等于或接近负载电容。要求高的场合还要考虑ic输入端的对地电容。然后根据确定的负载电容推算,外接电容会影响到晶振的谐振频率和输出幅度。

负载电容每个晶振都会有的参数 例如:稳定度是多少PPN 负载电容是多少PF等...当晶振接到震荡电路上 在震荡电路所引入的电容不符合晶振的负载电容的容量要求时 震荡电路所出的频率就会和晶振所标的频率不同。

那么,如何来选择外接电容?

晶振的负载电容=[(Cd*Cg)/(Cd+Cg)]+Cic+△C式中Cd,Cg为分别接在晶振的两个脚上和对地的电容,Cic(集成电路内部电容)+△C(PCB上电容)经验值为3至5pf。两个电容的取值都是相同的,或者说相差不大,如果相差太大,容易造成谐振的不平衡,容易造成停振或者干脆不起振。一般晶振两端所接电容是所要求的负载电容的两倍。这样并联起来就接近负载电容了。比如负载电容15pf的话,两边个接27pf的差不多了。

从石英晶体谐振器的等效电路可知,它有两个谐振频率,即(1)当L、C、R支路发生串联谐振时,它的等效阻抗最小(等于R)。串联揩振频率用fs表示,石英晶体对于串联揩振频率fs呈纯阻性,(2)当频率高于fs时L、C、R支路呈感性,可与电容C。发生并联谐振,其并联频率用fd表示。

根据石英晶体的等效电路,可定性画出它的电抗—频率特性曲线。可见当频率低于串联谐振频率fs或者频率高于并联揩振频率fd时,石英晶体呈容性。仅在fs

在许可范围内,C1,C2值越低越好。C值偏大虽有利于振荡器的稳定,但将会增加起振时间。在低功耗设计中晶体的选择非常重要,尤其带有睡眠唤醒的系统,往往使用低电压以求低功耗。由于低供电电压使提供给晶体的激励功率减少,造成晶体起振很慢或根本就不能起振。这一现象在上电复位时并不特别明显,上电时电路有足够的扰动,很容易建立振荡。在睡眠唤醒时,电路的扰动要比上电时小得多,起振变得很不容易。在振荡回路中,晶体既不能过激励(容易振到高次谐波上)也不能欠激励(不容易起振)。晶体的选择应考虑以下几个要素:谐振频点、负载电容、激励功率、温度特性、长期稳定性。换句话说,晶振可靠性工作不仅受到外接电容的影响。对于外接电容的选择,应根据晶振供应商提供的datasheet的数值选择。在许可范围内,外接电容值越低越好。容值偏大虽有利于振荡器的稳定,但将会增加起振时间。有的晶振推荐电路甚至需要串联电阻RS,它一般用来来防止晶振被过分驱动。过分驱动晶振会渐渐损耗减少晶振的接触电镀,这将引起频率的上升,造成频率偏移,加速老化。

在实际电路中,也可以通过示波器观察振荡波形来判断振荡器是否工作在最佳状态。工作良好的振荡波形应该是一个漂亮的正弦波,峰峰值应该大于电源电压的70%。若峰峰值小于70%,可适当减小外接电容。反之,若峰峰值接近电源电压且振荡波形发生畸变,则可适当增加电容。如果正弦波形的波峰,波谷两端被削平,而使波形成为方形,则晶振被过分驱动。这时就需要用电阻RS来防止晶振被过分驱动。判断电阻RS值大小的最简单的方法就是串联一个5k或10k的微调电阻,从0开始慢慢调高,一直到正弦波不再被削平为止。通过此办法就可以找到最接近的电阻RS值。

提醒:《半导体基础知识之晶振旁外接电容的选择》最后刷新时间 2024-03-14 01:14:16,本站为公益型个人网站,仅供个人学习和记录信息,不进行任何商业性质的盈利。如果内容、图片资源失效或内容涉及侵权,请反馈至,我们会及时处理。本站只保证内容的可读性,无法保证真实性,《半导体基础知识之晶振旁外接电容的选择》该内容的真实性请自行鉴别。