总结一下最近get到的一些小的实用技巧吧。也许各位申通广大的FPGAers知道更多，希望也能与我分享。
1：快捷键
保存Ctrl+S，分析综合Ctrl+K，很多人写完代码都会用鼠标去点保存，然后再点综合，我个人觉得快捷键更省事。
2：用Tab键缩进，不要用空格；
3：按住alt，然后用鼠标左键可以选中多行代码，同时进行编辑，非常适用于代码重复率比较高的地方，例如端口的命名，变量类型的命名等等。另外在写Testbench的时候也可以直接复制模块中的端口，然后用这种方法重新编辑变量类型，可以有效降低出错率，因为我们经常会忘了上一个模块中定义的端口名叫什么。
4：例化的时候，例化名最好和模块名一致或具有相关性，而不要图方便去命名为U1，U2....这样类似的名字，因为当模块比较多的时候，你估计都不知道，U1，U2例化的哪个模块。
5：用modelsim仿真时，最好是在Testbench中加入stop命令，进入波形页面时，按F键全局缩小，可以让信号集中到你的当前屏幕，然后把黄线移到最左端，用右边的放大按钮将信号放大到合适的大小，不要用左边的放大。
6：当你发现设计有问题，对源文件进行改动，需要对文件进行编译仿真时，不用回到quartues中进行，那样你还得关掉当前的modelsim窗口，又重新调用它，太麻烦了。你可以在liberary中找到work库，找到你改动过的文件，点击右键，recompile重新编译，然后再transcript命令窗口输入restart，如果你的TB中有写停止命令，就
再输入一条run -all，你的新波形就出来了，如果没有加停止命令，那就写run 1ms(时间自己想写多少写多少，看情况而定)，
7：有时候我们会发现，信号列表的路径太长了，长到都看不见路径名了，就像这样
其实点一下它，问题就都解决了。
8：有时候， 我们想看模块内部寄存器的波形，可是列表中只有中间变量的波形，肿么破啊？那么Ctrl+a+delete，先把你的波形先删掉吧，去sim窗口，快捷键ctrl+w，这样不管是端口还是寄存器的信号就都添加到wave的信号列表啦，然后restart一下吧，run -all，所有的波形就都出来了，如果嫌路径太长了，记得点一下左下角那个黑色的小点哦。
9：如果嫌波形中二进制数太多，看不清楚，可以ctrl+a，选中所有信号，然后右键，Radix，unsigned，改成无符号数。