FPGA进入到一个工艺越来越牛的境界，很多人在学习FPGA的时候还在墨守陈规的从Spartan3学起，还是在ISE开始着手，总是觉得工艺是类似的，方法也是类似的。在和很多工程师一起讨论的时候，就明确的告诉了他们，现在工艺的变化，FPGA已经进入到了一个很不一般的境界。正是这个境界的变化，让FPGA这个不太大众的芯片终于开始逐步的替代了ASIC和ASSP。
不要觉得FPGA的东西也是一成不变，不要觉得FPGA就是一张白纸，他就不需要创新。他的变化，才让他逐渐强大。
或许，你还不知道的情况下FPGA已经藏身于你们家的电视，你们的汽车，你们家的洋房里面了。
当然，这个境界一样要有很多东西来支撑，有牛的芯片，牛的工具，牛的思路和牛的同学。所以我想在目前最成熟的FPGA，应用最广的FPGA为起点，来帮助一些对FPGA非常感兴趣的同学。
一路有我，有我陪伴大家。
XILINX的7系列的FPGA目前来看是最成熟，应用最广泛的FPGA。他既承上，承接上一代FPGA，又启下，有下一代FPGA浓重的基因和崭新的设计方法学。
因此我也希望，我们的讲解过程，能够大家的意见，那边一个小问题，我们可以开一章，来详细描述。毕竟，我们不是出书，还是希望天马行空一点。
XILINX 7系列FPGA的简介
7系列包括Artix 7、Kintex 7和Virtex 7。其中Artix 7面向较低端应用，功耗低，价格低，但是性能丝毫不弱；Kintex 7面向中端应用，性价比更高，性；Virtex 7面向高端应用。所有芯片都是用28nm HPL工艺。该工艺把功耗和性能之间的相辅相成的关系表达的淋漓尽致。让我们来听我显摆一下他们的性能吧。
7系列的FPGA再也不像以前的FPGA那样，LUT是分完全版加阉割版两种情况了，是真正的6输入查找表，可以例化成为分布式RAM。这个功能以前只能在高端的FPGA的里面才可以有的。现在你花很少的价格便有了最高端的享受。
DDR3的最高接口速率，能够达到最牛的1866Mb/s，这个其他家的FPGA暂时还达不到这个性能，直接把很多家在28nm技术上的FPGA远远的甩出去几条街。
Transceiver速率最高能够达到28G，天，我都以前都不敢想象。关于XILINX和其他家FPGA的28G的比较，大家就网上搜他们的眼图吧。我就不多说了。
又增加了用户可配置的ADC（双12位，1MSPS的ADC），这个功能可以满足大家最基本的需求，我想未来这个ADC的性能会更好，那么，很多做通信的同学，你们是不是有点小激动呢。
DSP的性能更是厉害的妈妈给厉害开门，厉害到家了。在有些场景下据说可以跟GPU有一些计算方面的抗衡，至于性能上的比较，我没有手头上的数据提供给大家。我现在都还想，未来我的显卡要是FPGA做的，我还不是得天天更换配置文件，显摆我的设计能力吗？
非常强大的时钟管理单元，是PLL+MMCM的架构，这又回到以前的争论，到底是DCM好还是PLL好，现在不用争论了，类似的功能都给你提供了。正能证明FPGA的强大，博采众长呗。顺便说一句，一个时钟输入就能任意输出你想要的时钟频率。这个频率，是受限制的。当然，MMCM和PLL共享很多相同的特性。D、M和O是3个重要参数。D为前分频，M为倍频，O为奇偶分频。这些参数也可以通过DRP（Dynamic ReconfigurationPort）配置。PLL输出时钟数为6，MMCM为7。MMCM可实现小数倍频和分频。
通过6中不同类型的时钟线（BUFG,BUFR, BUFIO, BUFH, BUFMR, and the high-performance clock）满足3中不同应用目的：高扇出、低传输延时和极低的偏斜。
时钟可分为3类，全局时钟、局部时钟和I/O时钟。
I/O时钟are especially fast，且只能用于I/O逻辑和SERDES。7系列芯片中，MMCM输出可与I/O直连，提供低抖动、高性能接口。Block RAM的关键特性如下：双端口36KbRAM，端口宽度可达72。可配置FIFO逻辑，具有ECC功能。下一代产品更牛，这里就卖个关子吧。DSP的主要特点，支持25×18的二进制补码乘法器，48位的累加器，带Pre-adder，可以选择使用pipelining、ALU，以及专用的级联总线Pre-adder可改善资源利用率非常高的设计，降低DSP slice数量达50%。DSP具有48bit的pattern detector，用于convergent或者symmetric rounding。也可用于实现96bit宽的逻辑功能。DSP slice提供pipelining和extension capabilities，可提高除了DSP之外的许多应用的速度和效率。如宽动态总线移位、存储器地址生成、宽总线多路选择器和memory-mapped I/O register。
IO的主要特性，支持1866Mb/s DDR3，内置高频解耦电容，提高信号完整，在低功耗和高速I/O应用中，具有可三态的DCI功能。I/O分为HP和HR。HR支持1.2到3.3V，HP支持1.2到1.8V。同时每个bank有2个VREF管脚。
以上为我简单的介绍了一下XILINX FPGA的情况，性能。