嵌入式设计降低硬件功耗四法

来源:本站
导读:目前正在解读《嵌入式设计降低硬件功耗四法》的相关信息,《嵌入式设计降低硬件功耗四法》是由用户自行发布的知识型内容!下面请观看由(电工技术网 - www.9ddd.net)用户发布《嵌入式设计降低硬件功耗四法》的详细说明。
简介:本文主要介绍了嵌入式设计降低硬件功耗的四种方法

(1)低功耗外围器件的选用

完成同样的功能,电路的实现形式有多种。例如,尽可能地将嵌入式系统的内部存储器RAM转换为外部的闪存FLASH,因为在同样条件下,

读内部RAM比读外部FLASH会带来更大的功耗。也可以利用分立元件、小规模集成电路,大规模集成电路甚至单片实现。通常使用的元器件数量越少,系统的功耗越低。因此,应尽量使用集成度高的器件,以减少电路中使用元件的个数,减少整机的功耗。

(2)微处理器的选择

应该继续多采用CMOS集成电路工艺技术。另外,由于采用CMOS集成工艺技术,其电路静态功耗很小(可忽略不计),而动态功耗较大,因为动态功耗是指电路高低电平翻转时产生的功耗,在电路高低电平翻转跳变沿期间,电流很大,存在较大功耗,所以,降低硬件电路功耗主要是降低电路动态功耗。

(3)采用多CPU系统

尽管现在已有各种可在不过多加重功耗负担的前提下提高性能的技术,但用一个芯片来处理多种任务,已不是一个较好的选择。用不同的CPU来各尽其职,以将自身的优势充分发挥,从而给予系统最优化的性能表现。多CPU系统可以根据不同的任务来合理地启动、停止相应的CPU以完成任务,而在不需要的时候处于停歇状态,从而最大限度地控制功耗。

(4)分区/分时供电技术

对于一个嵌入式系统来说,系统的工作量随时都在改变,不可能所有的组件任何时刻都在工作,故可采用分区/分时供电技术来降低功耗,

可利用开关控制电源供电单元,在某一部分电路处于休眠状态时,关闭此部分电路的供电电源,仅对工作部分组件供电。

提醒:《嵌入式设计降低硬件功耗四法》最后刷新时间 2024-03-14 01:05:28,本站为公益型个人网站,仅供个人学习和记录信息,不进行任何商业性质的盈利。如果内容、图片资源失效或内容涉及侵权,请反馈至,我们会及时处理。本站只保证内容的可读性,无法保证真实性,《嵌入式设计降低硬件功耗四法》该内容的真实性请自行鉴别。