导读:目前正在解读《赛灵思目标设计平台领域专用设计方法为FPGA应用推波助澜》的相关信息,《赛灵思目标设计平台领域专用设计方法为FPGA应用推波助澜》是由用户自行发布的知识型内容!下面请观看由(电工技术网 - www.9ddd.net)用户发布《赛灵思目标设计平台领域专用设计方法为FPGA应用推波助澜》的详细说明。
简介:在ISE 设计套件11.1版本中,赛灵思公司改善了整个设计流程中不同工具间的通信,实现了所有设计配置间的无缝互操作,并采用了EDA行业标准的FLEXnet许可证管理解决方案来保证突破性的性能、功耗和成本优势。

2009428,北京——全球可编程逻辑解决方案领导厂商赛灵思公司(Xilinx, Inc. (NASDAQ: XLNX))今天宣布正式推出ISE?设计套件11.1版本(ISE?Design Suite 11.1)。这一FPGA设计解决方案在业界率先为逻辑、数字信号处理、嵌入式处理以及系统级设计提供了完全可互操作的领域专用设计流程和工具配置。该新版本为面向多种市场和应用的基于FPGA的片上系统解决方案提供了更简单、更智能的设计方法。赛灵思公司致力于为设计人员提供目标设计平台,而ISE设计套件11.1版本的推出是一个重要的里程碑。

为更好地满足当前异常多元化的FPGA应用对先进FPGA设计技术的需求,赛灵思公司此次推出的ISE设计套件创新性地提供了四个针对特定领域而优化的配置版本:逻辑版本(Logic Edition)、DSP版本(DSP Edition)、嵌入式版本(Embedded Edition)和系统版本(System Edition)。每一版本都提供了完整的FPGA设计流程,并且专门针对特定的用户群体(工程师)和特定领域的设计方法及设计环境要求进行了优化,从而使设计人员能够将更多精力集中于创建增值的、具有竞争力的差异化产品和应用。

同时,针对与目标设计平台一起提供的基础级FPGA与领域专用工具、技术以及IP组件等,ISE设计套件11.1版本还为其提供了新功能以及易于使用的增强特性。赛灵思公司随其Virtex?-6和Spartan?-6 FPGA系列器件而推出的目标设计平台为嵌入式、DSP和硬件设计人员提供了范围广泛的器件、通用设计流程、IP、开发工具和运行时间平台。ISE设计套件11.1版本可使基于现有Virtex-5和Spartan-3 FPGA的设计开发周期缩短长达50%、平均动态功耗降低10%、开发工具性能提升一倍。同时赛灵思早期试用客户则可利用基于最新Virtex-6和Spartan-6器件的目标设计平台开始新的设计。

“新的FPGA用户来自不同的设计领域,他们采用不同的方法来完成设计。用一种设计流程或设计环境满足每个设计者的需要已经不再现实。”赛灵思公司ISE设计套件高级营销总监Tom Feist先生说,“我们ISE 11.1正为这种需求而推出。通过为设计人员提供针对其工作的目标设计平台所需的工具,帮助他们以尽可能快的时间完成从概念到生产的整个流程。这一特定领域优化的方法为FPGA设计工具的互操作性设立了新的基准。这也是赛灵思公司两年多时间进行密集研发,并对早期试用客户进行大量测试的成果。”

“对于几乎所有希望使用FPGA的设计人员来说,ISE设计11在全面的设计环境方面提供了非常重大的进步。”Atomic Rules公司首席技术官Shepard Siegel先生说,“根据我们采用ISE设计套件11预发布版本完成多项设计所获得的经验,我们在设计项目的所有方面都实现了相当大的提高,包括运行时间缩短1/3,资源利用率和Fmax性能提高10%。”

领域优化的设计配置

基于赛灵思在设计输入、综合、实施和验证方面的专有技术,以及与业界领先的第三方综合和仿真解决方案的集成,ISE设计套件11.1每个不同版本都提供了一个从前到后的全面设计环境。因此,设计人员可以选择最适合自己的设计方法的配置和赛灵思目标设计平台,从而实现更高的生产力,以最快的速度完成设计并获得最高质量的设计结果。

ISE设计套件逻辑版本(ISE Design Suite Logic Edition针对采用赛灵思基础目标设计平台(Xilinx Base Targeted Design Platform)、主要关注逻辑和连接功能的设计人员而优化。这一版本包括:ISE Foundation、ISE Simulator、PlanAhead?设计和分析工具, ChipScope?Pro调试以及串行I/O工具包、丰富的基础IP目录产品以及位流生成/器件编程工具。

ISE设计套件DSP版本(ISE Design Suite DSP Edition)针对采用赛灵思DSP领域目标设计平台(Xilinx DSP Domain Targeted Design Platform)、主要面向算法、系统和硬件的设计人员而优化。这一版本包括:System Generator for DSP、AccelDSP?综合工具和DSP专用IP,以及逻辑版本中所包括的所有基础级FPGA设计工具和技术。

ISE设计套件嵌入式版本(ISE Design Suite Embedded Edition针对采用赛灵思嵌入式领域目标设计平台(Xilinx Embedded Domain Targeted Design Platform)的嵌入式系统设计人员(硬件和软件设计师)而优化。这一版本包括:带Platform Studio设计套件的嵌入式开发套件(EDK),目前作为独立产品提供的软件开发套件(SDK),包括MicroBlaze?软处理器在内的嵌入式应用专用IP,以及逻辑版本中包括的所有基础级FPGA设计工具和技术。

ISE设计套件系统版本(ISE Design Suite System Edition针对采用赛灵思连接领域目标设计平台(Xilinx Connectivity Domain Targeted Design Platform)的系统设计人员而优化。这一版本包括:逻辑版本、DSP版本和嵌入式版本三个版本中包含的所有工具、技术和IP。

生产力更高,设计速度更快,设计结果更佳

在ISE设计套件11.1版本中,赛灵思公司还改善了整个设计流程中不同工具间的通信,实现了所有设计配置间的无缝互操作,并采用了EDA行业标准的FLEXnet许可证管理解决方案来保证突破性的性能、功耗和成本优势。

嵌入式和DSP设计流程实现了更为紧密的集成,使得在单个系统中实现嵌入式、DSP、IP和专用模块更为容易。新的多线程布局布线功能、SmartXplorer和ExploreAhead工具支持的分布式处理技术以及第二代SmartGuide?技术相结合可以将编程速度和增量修改时的运行速度提高一倍,加快时序收敛过程。设计流程中的每一步都针对每天进行更多次设计反复(more“turns per day”)进行了优化。同时,ISE设计套件11.1版本还采用了更先进的功率优化算法,并通过在所有配置的版本中整合全功能PlanAhead设计和分析软件提供了无与伦比的设计可视性。设计师能够更加高效地评估、分析和优化设计实施结果,从而获得更高的性能、更高的器件利用率和更佳的设计质量。

此外,ISE设计套件11.1版本的用户现在还拥有更大的灵活性来定制安装并监控使用情况。赛灵思新采用的流动许可证管理方案允许在多个不同地点的多个用户访问同一个许可证,这样能够以更高的成本效率支持大型或分布式设计机构工作,并帮助降低总体项目成本。同时,用户也可以选择使用结点锁定的许可证管理方式将软件使用限定在单台机器上。

提醒:《赛灵思目标设计平台领域专用设计方法为FPGA应用推波助澜》最后刷新时间 2024-03-14 01:13:05,本站为公益型个人网站,仅供个人学习和记录信息,不进行任何商业性质的盈利。如果内容、图片资源失效或内容涉及侵权,请反馈至,我们会及时处理。本站只保证内容的可读性,无法保证真实性,《赛灵思目标设计平台领域专用设计方法为FPGA应用推波助澜》该内容的真实性请自行鉴别。