退耦电容电路设计详解

来源:本站
导读:目前正在解读《退耦电容电路设计详解》的相关信息,《退耦电容电路设计详解》是由用户自行发布的知识型内容!下面请观看由(电工技术网 - www.9ddd.net)用户发布《退耦电容电路设计详解》的详细说明。
简介:本文简单介绍了旁路电容和退耦电容的概念,并详细介绍了退耦电容电路设计方法

pcb 设计的经验法则:“在电路板的电源接入端放置一个1~10μF 的电容,滤除 低频噪声;在电路板上每个器件的电源与地线之间放置一个0.01~0.1μF 的电容, 滤除高频噪声。”首选法则(老外俗称Rule of Thumb)。做电路的人都知道需要 在芯片附近放一些小电容,至于放多大?放多少?怎么放? 两个常用的简单概念。

什么是旁路?旁路(Bypass),是指给信号中的某些有害部分提供一条低阻抗 的通路。电源中高频干扰是典型的无用成分,需要将其在进入目标芯片之前提前 干掉,一般我们采用电容到达该目的。用于该目的的电容就是所谓的旁路电容 (Bypass Capacitor),它利用了电容的频率阻抗特性(理想电容的频率特性随频 率的升高,阻抗降低),可以看出旁路电容主要针对高频干扰(高是相对的,一 般认为20MHz 以上为高频干扰,20MHz 以下为低频纹波)。

什么是退耦?退耦(Decouple),最早用于多级电路中,为保证前后级间传递 信号而不互相影响各级静态工作点的而采取的措施。在电源中退耦表示,当芯片 内部进行开关动作或输出发生变化时,需要瞬时从电源线上抽取较大电流,该瞬 时的大电流可能导致电源线上电压的降低,从而引起对自身和其他器件的干扰。 为了减少这种干扰,需要在芯片附近设置一个储电的“小水池”以提供这种瞬时的 大电流能力。

在电源电路中,旁路和退耦都是为了减少电源噪声。旁路主要是为了减少电 源上的噪声对器件本身的干扰(自我保护);退耦是为了减少器件产生的噪声对 电源的干扰(家丑不外扬)。有人说退耦是针对低频、旁路是针对高频,我认为 这样说是不准确的,高速芯片内部开关操作可能高达上GHz,由此引起对电源 线的干扰明显已经不属于低频的范围,为此目的的退耦电容同样需要有很好的高 频特性。本文以下讨论中并不刻意区分退耦和旁路,认为都是为了滤除噪声,而 不管该噪声的来源。

简单说明了旁路和退耦之后,我们来看看芯片工作时是怎样在电源线上产生 干扰的。我们建立一个简单的IO Buffer 模型,输出采用图腾柱IO 驱动电路,由 两个互补MOS 管组成的输出级驱动一个带有串联源端匹配电阻的传输线(传输 线阻抗为Z0)。

为了做成纯文档的格式,尽量采用文字说明,不不采用图片,这样给理解带 来一定的困难,看官们见笑了。设电源引脚和地引脚的封装电感和引线电感之和 分别为: Lv 和Lg。两个互补的MOS 管(接地的NMOS 和接电源的PMOS) 简单作为开关使用。假设初始时刻传输线上各点的电压和电流均为零,在某一时 刻器件将驱动传输线为高电平,这时候器件就需要从电源管脚吸收电流。在时间 T1,使PMOS 管导通,电流从PCB 板上的VCC 流入,流经封装电感Lv,跨越 PMOS 管,串联终端电阻,然后流入传输线,输出电流幅度为VCC/(2×Z0)。

电流在传输线网络上持续一个完整的返回(Round-Trip)时间,在时间T2 结束。 之后整个传输线处于电荷充满状态,不需要额外流入电流来维持。当电流瞬间涌 过封装电感Lv 时,将在芯片内部的电源提供点产生电压被拉低的扰动。该扰动 在电源中被称之为同步开关噪声(SSN,Simultaneous Switching Noise;SSO, Simultaneous Switching Output Noise)或Delta I 噪声。

在时间T3,关闭PMOS 管,这一动作不会导致脉冲噪声的产生,因为在此之 前PMOS 管一直处于打开状态且没有电流流过的。同时打开NMOS 管,这时传 输线、地平面、封装电感Lg 以及NMOS 管形成一回路,有瞬间电流流过开关B, 这样在芯片内部的地结点处产生参考电平点被抬高的扰动。该扰动在电源系统中 被称之为地弹噪声(Ground Bounce,我个人读着地tan)。

实际电源系统中存在芯片引脚、PCB 走线、电源层、底层等任何互连线都存 在一定电感值,因此上面就IC 级分析的SSN 和地弹噪声在进行Board Level 分 析时,以同样的方式存在,而不仅仅局限于芯片内部。就整个电源分布系统来说 (Power Distribute System)来说,这就是所谓的电源电压塌陷噪声。因为芯片输 出的开关操作以及芯片内部的操作,需要瞬时的从电源抽取较大的电流,而电源 特性来说不能快速响应该电流变化,高速开关电源开关频率也仅有MHz 量级。

为了保证芯片附近电源线上的电压不至于因为SSN 和地弹噪声降低超过器件手 册规定的容限,这就需要在芯片附近为高速电流需求提供一个储能电容,这就是 我们所要的退耦电容。

如果电容是理想的电容,选用越大的电容当然越好了,因为越大电容越大, 瞬时提供电量的能力越强,由此引起的电源轨道塌陷的值越低,电压值越稳定。 但是,实际的电容并不是理想器件,因为材料、封装等方面的影响,具备有电感、 电阻等附加特性;尤其是在高频环境中更表现的更像电感的电气特性。我们都知 道实际电容的模型简单的以电容、电阻和电感建立。除电容的容量C 以外,还 包括以下寄生参数:

1、等效串联电阻ESR(Resr):电容器的等效串联电阻是由电容器的引脚电 阻与电容器两个极板的等效电阻相串联构成的。当有大的交流电流通过电容器, Resr 使电容器消耗能量(从而产生损耗),由此电容中常用用损耗因子表示该参 数。

2、等效串联电感ESL(Lesl):电容器的等效串联电感是由电容器的引脚电感 与电容器两个极板的等效电感串联构成的。

3、等效并联电阻EPR Rp :就是我们通常所说的电容器泄漏电阻,在交流耦 合应用、存储应用(例如模拟积分器和采样保持器)以及当电容器用于高阻抗电路 时,Rp 是一项重要参数,理想电容器中的电荷应该只随外部电流变化。然而实 际电容器中的Rp 使电荷以RC 时间常数决定的速度缓慢泄放。

还是两个参数RDA、CDA 也是电容的分布参数,但在实际的应该中影响比 较小,这就省了吧。所以电容重要分布参数的有三个:ESR、ESL、EPR。其中 最重要的是ESR、ESL,实际在分析电容模型的时候一般只用RLC 简化模型, 即分析电容的C、ESR、ESL。因为寄生参数的影响,尤其是ESL 的影响,实际 电容的频率特性表现出阻抗和频率成“V”字形的曲线,低频时随频率的升高,电 容阻抗降低;当到最低点时,电容阻抗等于ESR;之后随频率的升高,阻抗增加, 表现出电感特性(归功于ESL)。因此对电容的选择需要考虑的不仅仅是容值, 还需要综合考虑其他因素。包括:

1、电容容值;2、电介质材料;3、电容的几何尺寸和放置位置。

提醒:《退耦电容电路设计详解》最后刷新时间 2024-03-14 01:15:47,本站为公益型个人网站,仅供个人学习和记录信息,不进行任何商业性质的盈利。如果内容、图片资源失效或内容涉及侵权,请反馈至,我们会及时处理。本站只保证内容的可读性,无法保证真实性,《退耦电容电路设计详解》该内容的真实性请自行鉴别。