PCB设计布线之解决信号完整性问题

来源:本站
导读:目前正在解读《PCB设计布线之解决信号完整性问题》的相关信息,《PCB设计布线之解决信号完整性问题》是由用户自行发布的知识型内容!下面请观看由(电工技术网 - www.9ddd.net)用户发布《PCB设计布线之解决信号完整性问题》的详细说明。
简介:要解决信号完整性问题,最好有多个工具分析系统性能。如果在信号路径中有一个A/D转换器,那么当评估电路性能时,很容易发现三个基本问题:所有这三种方法都评估转换过程

要解决信号完整性问题,最好有多个工具分析系统性能。如果在信号路径中有一个A/D转换器,那么当评估电路性能时,很容易发现三个基本问题:所有这三种方法都评估转换过程,以及转换过程与PCB设计布线及电路其它部分的交互作用。三个关注的方面涉及到频域分析、时域分析和直流分析技术的使用。本文将探讨如何使用这些工具来确定与电路PCB设计布线有关问题的根源。我们将研究如何决定找什么;到哪里找;如何通过测试检验问题;以及如何解决发现的问题等。

电源噪声

电路应用中的常见干扰源来自电源,这种干扰信号通常通过有源器件的电源引脚引入。例如,A/D转换器输出的时序图。A/D转换器的采样速度是40ksps,进行了4096次采样。

在此例中,仪表放大器、参考电压源和A/D转换器上没有加旁路电容。另外,电路的输入都是以一个低噪声、2.5V的直流电压源作为基准。

对电路的深入研究表明,时序图上看到的噪声源来自于开关电源。电路中添加了旁路电容和扼流环。电源上加了一个10mF的电容,并且在尽可能靠近有源元件的电源引脚旁放置了三个0.1mF的电容。在产生的新时序图上可以看到,产生了稳定的直流输出,柱状图可验证这一点。数据显示,电路的这些更改消除了来自电路信号路径的噪声源。

造成干扰的外部时钟

其它系统噪声源可能来自时钟源或电路中的数字开关。如果这种噪声与转换过程有关,它不会作为转换过程中的干扰出现。但是,如果这种噪声与转换过程无关,采用FFT(快速傅立叶变换)分析,可以很容易发现这种噪声。

时钟信号干扰的示例可参见FFT图。此图使用了电路,并添加了旁路电容。在图4所示的FFT图中看到的激励,由电路板上的 19.84MHz时钟信号产生。在此例中,PCB设计布线时几乎没有考虑走线之间的耦合作用,在FFT图中可以看到忽略此细节的结果。

这个问题可以通过修改PCB设计布线来解决,将高阻抗模拟走线远离数字开关走线;或者在模拟信号路径中,在A/D转换器之前加抗混叠滤波器。走线之间的随机耦合在某种程度上更难以发现,在这种情况下,时域分析可能比较有效。

放大器使用不恰当

回到电路,在仪表放大器的正相输入端施加一个1kHz的交流信号。此信号不是压力传感的特性,但是可以采用这个示例来说明模拟信号路径中器件的影响。

FFT图显示了施加上述条件后的电路性能。注意基波看起来有失真,许多谐波也有同样的失真。失真是由于使放大器轻微过激励引起的。解决此问题的方法是降低放大器增益。

结语

解决信号完整性问题可能会花费很多时间,尤其是当工程师没有工具来解决棘手的问题时。在“窍门箱”中有三种最佳的分析工具:频域分析工具(FFT)、时域分析工具(示波器照片)和直流分析工具(柱状图)。工程师可以用这些工具来识别电源噪声、外部时钟源和过激励放大器失真。

提醒:《PCB设计布线之解决信号完整性问题》最后刷新时间 2024-03-14 01:17:16,本站为公益型个人网站,仅供个人学习和记录信息,不进行任何商业性质的盈利。如果内容、图片资源失效或内容涉及侵权,请反馈至,我们会及时处理。本站只保证内容的可读性,无法保证真实性,《PCB设计布线之解决信号完整性问题》该内容的真实性请自行鉴别。