把若干个触发器串接起来,就可以构成一个移位寄存器。由4个边沿
D 触发器构成的4位移位寄存器逻辑电路如图1所示。数据从串行输入端
D1输入。左边触发器的输出作为右邻触发器的数据输入。假设移位寄存器的初始状态为0000,现将数码
D3D2D1D0(1101)从高位(
D3)至低位依次送到
D1端,经过第一个时钟脉冲后,
Q0=
D3。由于跟随数码D
3后面的数码是
D2,则经过第二个时钟脉冲后,触发器FF
0的状态移入触发器FF
1,而FF
0变为新的状态,即
Q1=
D3,
Q0=
D2。依此类推,可得4位右向移位寄存器的状态, 如表1所示。
图1 用边沿D触发器构成的4位移位寄存器
表1 图1电路的状态表 |
CP |
Q0 |
Q1 |
Q2 |
Q3 |
0 |
0 |
0 |
0 |
0 |
1 |
D3 |
0 |
0 |
0 |
2 |
D2 |
D3 |
0 |
0 |
3 |
D1 |
D2 |
D3 |
0 |
4 |
D0 |
D1 |
D2 |
D3 | |
由表可知,输入数码依次地由低位触发器移到高位触发器,作右向移动。经过4个时钟脉冲后,4个触发器的输出状态
Q3Q2Q1Q0与输入数码
D3D2D1D0相对应。为了加深理解,在图2中画出了数码1101(相当于
D3=1,
D2=1,
D1=0 ,
D0=1)在寄存器中移位的波形,经过了4个时钟脉冲后,1101出现在寄存器的输出端
Q3Q2Q1Q0。这样,就可将串行输入(从
D1端输入)的数码转换为并行输出(从
Q3、
Q2、
Q1、
Q0端输出)的数码。这种转换方式特别适用于将接收到的串行输入信号转换为并行输出信号,以便于打印或由计算机处理。
图2 图1电路的时序图 在图3中还画出了第5到第8个时钟脉冲作用下,输入数码在寄存器中移位的波形(如图2所示)。由图可见,在第8个时钟脉冲作用后,数码从
Q3端已全部移出寄存器。这说明存入该寄存器中的数码也可以从Q端串行输出。根据需要,可用更多的触发器组成多位移位寄存器。
除了用边沿
D 触发器外,还可用其他类型的触发器来组成移位寄存器,例如,用主从
JK 触发器来组成移位寄存器,其级间连接方式如图3所示。根据
JK触发器的特征方程,由图3可得:
FF
2和FF
3的接法与FF
1完全相似,所以各
JK 触发器均以
D 触发器的功能工作,图3和图1所示电路具有相同的功能。
提醒:《移位寄存器的工作原理》最后刷新时间 2024-03-14 01:24:16,本站为公益型个人网站,仅供个人学习和记录信息,不进行任何商业性质的盈利。如果内容、图片资源失效或内容涉及侵权,请反馈至,我们会及时处理。本站只保证内容的可读性,无法保证真实性,《移位寄存器的工作原理》该内容的真实性请自行鉴别。