基于现场可编程门阵列的数控延时器的设计 1引言利用硬件描述语言结合可编程逻辑器件(PLD)可以极大地方便数字集成电路的设计,本文介绍一种利用VHDL．硬件描述语言结合现场可编程门阵列（FPGA)设计的数控延时器,延时器在时钟clk的作用下,从8位数据线输入延时量,到IATCH高电平时锁存数据,可以实现对触发脉冲TRIG的任意... 2023-06-13 现场可编程门阵列数控延时器延时误差文章课设毕设时钟类
