VIVADO– 关于XDC约束文件，你需要知道的几点 在ISE时代，使用的是UCF约束文件。从Vivado开始，XDC成了唯一支持的约束标准。XDC除了遵循工业界的通行标准SDC（Synopsys Design Constraints）之外，还加入了XILINX FPGA特有的位置物理约束等特性。以下是在实际使用中，经历过一些经验教训后，体会的几点我们在组织XDC约束时需要注意... 2023-06-13 硬件设计EDA软件FPGA文章
硬件设计之ic设计流程及工具 ic设计流程及工具如下：1.设计输入——FPGA设计|IC设计|仿真|综合|布局|布线|Altera|Quartus|Maxplus|Xilinx|ISE|Lattice|Synplify|Modelsim|集成电路|验证1)设计的行为或结构描述。2)典型文本输入工具有UltraEdit-32和Editplus.exe.。3)典型图形化输入工具-Men... 2023-06-13 硬件设计IC设计FPGA文章EDA软件
HLS系列 从一个最简单的fir滤波器开始 众所周知，HLS是Xilinx于几年前推出的一个高级综合工具，可以直接把C/C++代码，转换成可综合的verilog/VHDL代码。听起来很高级，是不是？。但看新鲜的人多，愿意吃螃蟹的人却很少。这里面有很多因素在，比如担心HLS的效率，对C/C++不熟悉（或者说对verilog/vhdl更熟悉），项目时间太紧…... 2023-06-13 FPGA硬件设计EDA软件文章
FPGA从Xilinx 的7系列学起（1） FPGA进入到一个工艺越来越牛的境界，很多人在学习FPGA的时候还在墨守陈规的从Spartan3学起，还是在ISE开始着手，总是觉得工艺是类似的，方法也是类似的。在和很多工程师一起讨论的时候，就明确的告诉了他们，现在工艺的变化，FPGA已经进入到了一个很不一般的境界。正是这个境界的变化，... 2023-06-13 FPGA硬件设计EDA软件文章
FPGA工程师的几个问题分享 众所周知，目前FPGA厂家主流是Xilinx、Altera。一些领域还有lattice和Actel的部分份额，但整体看用户design不多。近期我们搜集FPGA工程师的一些反馈分享给大家：1.有的工程师问ISE阶段，单数的版本没有偶数版本稳定的问题，比如ISE12.4 比ISE13.1稳定很多，是真的么？这个可能xilinx官... 2023-06-13 硬件设计EDA软件FPGA文章
FPGA从Xilinx 的7系列学起（8） 2.7 FIFO模式在7系列中还包括专用逻辑，每个BlockRAM转换成专用的FIFO。这样的结构的最大好处在于可以不占用CLB资源，可以直接利用硅片里面专用单元，可以直接转化RAM为FIFO使用, 而且从性能上讲也比消耗逻辑资源的FIFO性能要好一点。XILINX 7系列中的FIFO是支持同步和异步读... 2023-06-13 FPGA硬件设计EDA软件文章
FPGA从Xilinx的7系列学起（2） 1. 最基本的CLBCLB是FPGA最最基本的单元，不能说是类似于质子和中子的概念，但也至少是原子和分子的概念了。如果是最根本的单元都无法能够很好的理解，那么其实很多FPGA的原理还是停留在一个写写代码，调调时序的小工程师的级别。我想，这应该不是我们所有年轻人的一个追求。1.1 C... 2023-06-13 FPGA硬件设计EDA软件文章
FPGA从Xilinx的7系列学起（5） 2. 最基本的BlockRAM2.1 BlockRAM的初探BlockRAM资源对FPGA来说也是非常重要的，我们的很多设计用到了BlockRAM以后，可以变得设计非常灵活，这样我们就可以设计出很多高效能的应用。了解BlockRAM的一些情况，对我们来说也是一个很重要的事情。大家都知道，每个FPGA设计需要一定的... 2023-06-13 FPGA硬件设计EDA软件文章
FPGA从Xilinx 的7系列学起（9） 2.8 RAM资源的应用用户做设计的时候发现自己的设计的代码可能被识别为RAM资源，这个时候感觉很爽。有的时候啥也推断不出来，可能会影响设计的性能。那么什么样的资源才会被设计工具推断出来呢？单端口，真双端口，简单双端口块RAM可以推断.RTL代码来描述希望RAM功能的，将会被工具推... 2023-06-13 FPGA硬件设计EDA软件文章
FPGA从Xilinx的7系列学起（10） 用户必须要认识到，学习一下技巧可以让更多的逻辑放在更少的Slice中，使工具能够达到既实现设计时序要求又满足用户对功耗的要求。而现在很多用户缺乏代码编写的想法，编写出一个有时序问题的设计。为了满足要求，就会不停修改，再综合再布局布线来满足自己的时序目标。其实，他们需... 2023-06-13 FPGA硬件设计EDA软件文章
FPGA从Xilinx的7系列学起（14） DSP 资源的灵活性远远超过用户认知，加减乘除、累加、计数器、比较器，移位寄存器、复用器、模式匹配等等全部可以使用DSP实现。DSP如何使用复位呢？每一个DSP的Slice有超过250多个寄存器，但是没有一个使用了异步复位。用户使用同步复位可以令综合工具更加容易的推断出使用DSP资... 2023-06-13 FPGA硬件设计EDA软件文章
Xilinx FPGA I/O电平标准简介（三） 三、PCI（PeripheralComponent Interconnect）PCI电平标准即外设器件互联电平标准，该标准支持33MHz和66MHz的总线应用，包括PCI-X、PCI-33、PCI-66等各类电平标准，该标准的输入输出供电电压（VCCO）为3.3V，不需要参考电压（VREF）和终端电压（VTT）。PCI33_3和PCI66_3电平标准的具体参数如下表... 2023-06-13 FPGA硬件设计EDA软件文章
VME总线协议接口重新采用基于FPGA的设计 VME总线是一种通用的计算机总线，是电子、计算机工业中应用最为广泛的计算机背板总线之一。它结合了Motorola公司Versa总线的电气标准和在欧洲建立的Eurocard标准的机械形状因子，定义了一个在紧密耦合的硬件架构中可进行互联数据处理、数据存储和连接外围控制器件的系统。从... 2023-06-13 硬件设计EDA软件FPGA接口文章
PCB画板子de心得分享 作为电子工程师，很多人都是从画板子开始的，有些人可能觉得这项工作枯燥无味，没什么技术含量，而有些人却从细节中提取出自己的一些心得想法，慢慢的找到了走向高手之路。”1、滤波电容要尽量与芯片电源近，振荡器也是，在振荡器前端放电阻2、改变电路板大小在Design的Board Sha... 2023-06-13 PCB硬件设计EDA软件文章PCB设计
layout中蛇形线和差分线的使用 1． 差分走线差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计，什么另它这么倍受青睐呢？在PCB设计中又如何能保证其良好的性能呢？带着这两个问题，我们进行下一部分的讨论。 何为差分信号？通俗地说，就是驱动端发送两个等... 2023-06-13 硬件设计PCB设计EDA软件Layout文章
电路开发设计使用的软件都在这里了！ 电路开发设计需要学习的软件有哪些?电路设计软件指的是电路图绘制、优化、测试、仿真类软件。在国内，开发使用做多的电路设计软件如下：protel，powerpcb，Allegro，orcad，cam350等等，这些电路设计软件包含电原理图绘制、印制电路板设计、数字电路仿真、可编程逻辑器件设计等功能，可... 2023-06-13 电路开发设计软件EDA软件文章硬件设计
你中枪了吗？PCB中常见错误大全 一、原理图常见错误（1）ERC报告管脚没有接入信号：a. 创建封装时给管脚定义了I/O属性；b.创建元件或放置元件时修改了不一致的grid属性，管脚与线没有连上；c. 创建元件时pin方向反向，必须非pin name端连线。d.而最常见的原因，是没有建立工程文件，这是初学者最容易犯的错误。（2）元件跑到... 2023-06-13 PCB硬件设计EDA软件文章
Allegro16.6高速PCB设计培之Gerber输出前检查 Gerber文件输出前设计检查1.机构检查：a.根据机构提供的DXF文件确认元件位置（第1PIN标识）与D XF对应。b.根据DXF文件检查PCB outline尺寸是否正确。2.封装检查a.根据规格书检查封装尺寸及PIN number。b.各元件丝印是否有第1PIN标识，有极性的元件是否有极性 标识，IC第1PIN P... 2023-06-13 硬件设计EDA软件PCB设计allegro16.6文章
信号完整性分析之过孔对信号传输的影响 过孔对信号传输的影响一、过孔的基本概念过孔（via）是多层PCB 的重要组成部分之一，钻孔的费用通常占PCB 制板费用的30%到40%。简单的说来，PCB 上的每一个孔都可以称之为过孔。从作用上看，过孔可以分成两类：一是用作各层间的电气连接；二是用作器件的固定或定位。如果从工艺制程上... 2023-06-13 EDA软件硬件设计PCB设计文章
EDA 信号完整性基本理论 一.信号完整性定义：在不影响系统中其他信号质量的前提下，位于此信号传输路径上的各个负载能够尽最大可能复原驱动端所发出的原始信号的状态。（以要求的时序、持续时间、电压幅值到达接收器）二.影响信号完整性的因素：信号反射:a.信号过冲及下冲：超过电源电平幅值b.振铃三.传输线... 2023-06-13 EDA软件硬件设计信号完整性文章
pcb设计软件的大集合 印制电路板的设计是以电路原理图为根据，实现电路设计者所需要的功能。印刷电路板的设计主要指版图设计，需要考虑外部连接的布局。内部电子元件的优化布局。金属连线和通孔的优化布局。电磁保护。热耗散等各种因素。优秀的版图设计可以节约生产成本，达到良好的电路性能和散热... 2023-06-13 PCB设计EDA软件EDA文章硬件设计
工程师须知道的FPGA引脚信号分配原则 现在的FPGA正变得越来越复杂，向引脚分配信号的任务曾经很简单，现在也变得相当繁复。下面这些用于向多用途引脚指配信号的指导方针有助于设计师根据最多到最少的约束信号指配原则提前考虑信号指配，并减少反复的次数。这里有一个前提，即假定设计师已经根据设计的大概规模和信号... 2023-06-13 硬件设计EDA软件FPGA文章
基于CPLD的线阵CCD数据采集系统的开发 本文结合实际应用需要，设计了基于复杂可编程逻辑器件(CPLD)的线阵CCD数据采集系统。着重介绍了数据采集的特点及该系统软、硬件设计和最后的性能评价。 线阵CCD(Charge Coupled Device)越来越广泛地被应用到工业、军事、民用行业。采用CCD数据采集卡和微机相结合，对被测图... 2023-06-13 CPLDEDA软件硬件设计文章
FPGA学习笔记之Verilog语法基础讲解之参数化设计 在Verilog语法中，可以实现参数化设计。所谓参数化设计，就是在一个功能模块中，对于一个常量，其值在不同的应用场合需要设置为不同的置，则将此值在设计时使用parameter 关键字声明，那么在上层模块例化使用该功能模块时，可以根据具体需求重新配置该常量的值，从而实现不同应用场合对... 2023-06-13 Verilog语法FPGA参数化设计硬件设计文章EDA软件
FPGA代码分析之手动建立模块连接图 在FPGA的学习和设计中，经常需要阅读分析别人的代码，往往一个大型的设计，顶层模块下面会有十几个子模块，而每个子模块下面又可能包含有若干个更小的子模块，若对系统结构不了解，往往很难分析出该设计的框架结构。虽然借助系统的RTL图能够直观的了解各个模块之间的连接，但是当信号... 2023-06-13 硬件设计EDA软件FPGA模块连接图文章
