简单讲讲为什么高速PCB需要等长布线 其实一般来说,时序逻辑信号要满足建立时间和保持时间并有一定的余量。只要满足这个条件,信号是可以不严格等长的。然而,实际情况是,对于高速信号来说(例如DDR2、DDR3、FSB),在设计的时候是无法知道时序是否满足建立时间和保持时间要求(影响因素太多,包括芯片内部走线和容性负载造... 2023-06-13 高速PCB需要等长布线文章硬件设计PCB设计