高速PCB的终端端接 在高速PCB数字电路系统中，传输线上阻抗不匹配会造成信号反射，并出现过冲、下冲和振铃等信号畸变，而当传输线的时延TD大于信号上升时间RT的20％时，反射的影响就不能忽视了，不然将带来信号完整性问题。减小反射的方法为；根据传输线的特性阻抗在其驱动端串联电阻使源阻抗与传输线阻... 2023-06-13 高速PCB串联端接并联端接文章硬件设计PCB设计
