零基础学FPGA （二十四）静态时序分析到SDRAM时序收敛 一、从静态时序分析说起我理解的静态时序分析，就是我们在不加激励的情况下，通过对电路进行时序的延迟计算，预计电路的工作流程，对电路提出我们需要的一些约束条件，比如我们需要从A寄存器到B寄存器的延迟不能大于10ns，如果我们不添加时序约束，综合工具可能会有好几条路径，按照它自... 2023-06-13 零基础FPGA静态时序分析SDRAM时序收敛文章单片机
零基础学FPGA（二十五） 时序分析到SDRAM时序收敛下 七、SDRAM工作时钟相位偏移计算从上篇文章中我们知道，我们的数据是要经过一定的延时才会到达目标器件的，这个延时也就是相对于源寄存器的时钟发射沿的时间延时，数据在源寄存器时钟的上升沿到来时输出，经过FPGA的走线，PCB走线等，到达目标寄存器的数据端口时会有一定的延时，而这个... 2023-06-13 零基础FPGA静态时序分析SDRAM时序收敛文章单片机
