数字电路三态输出逻辑符号 数字电路三态输出功能的逻辑表示符号及功能表如下图所示。图中电路输出端到底处于何种状态，需要一个专门的输入端来控制，该输入端“Dis”称之为“禁止输入端”。对于正逻辑系统，当禁止输入端为逻辑高电平时，电路输出端呈现高阻状态．电路的逻辑功能传递过程被禁止，各个输入状态... 2023-06-14 数字电路输出状态三态逻辑符号
弱上拉电阻的含义、作用 所谓的弱上拉，就是又要上拉，又不强烈。一般来说，门电路的输出都是VDD—上晶体管—下晶体管—地串联（直立看）的结构，输出是两个晶体管的中间。这两个晶体管分别通断，可形成4种状态：上通下不通——输出高电平（第一态），上不通下通——输出低电平（第... 2023-06-13 弱上拉强驱动负载三态文章基础课模拟电路
