为FPGA工程师节省十倍开发时间 对FPGA工程师而言，耗费数月精力做出的设计却无法满足时序要求，这是一件令人相当郁闷的事情。一般来说，解决时序问题的方式无非是修改设计源代码，并手动进行优化。这样的传统设计流程，受限于工程师的经验，因为修改时很可能会引入新的Bug，或者在解决了一条关键路径的时序问题时，影... 2023-06-13 PlunifyINtime时序设计FPGA文章单片机
