DSP硬件实现的优化(一)—FPGA中复数乘法器的优化 在数字信号处理中，特别是在通信信号处理的应用中，经常会遇到复数乘法器。有些朋友可能会感到奇怪，信号都是实信号，哪来的复数呢？其实在通信信号中，基带信号会被分为I,Q两路，然后用QPSK/DQPSK进行调制。接收端解调后又会得到两路信号。所以一般来说为了表示和运算方便，一般把I路信... 2023-06-13 DSP硬件FPGA复数乘法器文章单片机DSP
DSP硬件实现的优化(二)—复数乘法中出现共轭时的资源优化方法 在数字信号处理中，有时候会出现两个复数相乘，而其中一个被乘数为原始输入数的共轭的情况。举个例子： 有两个输入信号：x1 = a+b*i， x2 = c+d*i；y = x1*conj(x2) = (a+b*i)*(c-d*i) = (a*c + b*d) +(b*c - a*d)*i，其中conj(x2)表示为输入信号x2的共轭。由于做共轭运算时原始信号x2... 2023-06-13 DSP硬件复数乘法共轭资源优化方法文章单片机DSP
DSP硬件优化(四)—评估高速超大规模并行乘加电路组合逻辑资源 在高速超大规模的并行乘加电路的设计中（FIR或者其他运算形式），经常使用booth编码把各乘法化解成部分积，然后用CSA为基本组成单位来进入Wallace tree进行压缩，直到得到S和2C为止。在DC综合中，经常把其中的CSA单元设为dont touch，不去优化，所以当电路需要跑高速的时候，这部分逻辑资... 2023-06-13 DSP硬件评估并行乘加电路组合逻辑资源文章单片机DSP
DSP硬件实现的优化(八)— saturation, rounding的原理和实现 在数字信号处理系统中，大部分情况下数据都是用定点表示。但是由于DSP经常使用到乘法器，那么两个定点数相乘后的数的位宽将是两个操作数位宽之和。比如说A*B，A的位宽是(1,7,4)，B的位宽是(1,9,5)，相乘后的结果将会变成(1,16,9)，相乘结果的数据位宽此时竟然达到了16比特。如果此结... 2023-06-13 DSP硬件优化saturationrounding原理文章单片机DSP
