Veriolg HDL设计规范 1.设计必须文档化。要将设计思路,详细实现等写入文档,然后经过严格评审通过后才能进行下一步的工作。这样做乍看起来很花时间,但是从整个项目过程来看,绝对要比一上来就写代码要节约时间,且这种做法可以使项目处于可控、可实现的状态。2.代码规范。a.设计要参数化。比如一开始... 2023-06-13 设计规范VeriolgHDLFPGA文章硬件设计EDA软件