小梅哥和你一起深入学习FPGA之数码管动态扫描（下） 测试平台设计本实验主要对数码管驱动引脚的状态与预期进行比较和分析，通过仿真，验证设计的正确性和合理性。数码管驱动模块的testbench如下所示：`timescale 1ns/1nsmodule DIG_LED_DRIVE_tb;reg [23:0]data;reg clk;reg rst_n;wire [7:0]seg;wire [2:0]sel;DIG_LED_DRIVE DI... 2023-06-13 深入学习FPGA数码管动态扫描文章课设毕设显示类
深入学习FPGA之数码管动态扫描（上） 在电子系统中，通常都需要有输出设备来输出或显示一定的信息，以指示当前系统运行的状态。在以单片机和ARM为主的电子系统中，液晶屏是理想的输出设备。而FPGA则因为其独特的硬件结构，如果用RTL级电路来驱动彩色液晶屏来显示一定的数据，势必是非常不划算的选择，而且驱动也极为复杂... 2023-06-13 深入学习FPGA数码管动态扫描文章课设毕设显示类
小梅哥和你一起深入学习FPGA之数码钟（上） 一、实验目的实现数码时钟的功能，要求能够进行24时制时、分、秒的显示，并能够通过按键调整时间。二、实验原理通过对系统时钟进行计数，获得1S的标准信号，再以该信号为基础，进行时、分、秒的计数，通过数码管将该计数值显示出来，即可实现数字钟的功能。同时可以使用独立按键对时、... 2023-06-13 深入学习FPGA数码钟文章课设毕设时钟类
小梅哥和你一起深入学习FPGA之数码钟（下） 图中存在较多的模块，因此在此将每个模块的功能做简单介绍：五、代码组织方式另外，Clock_Control模块为综合模块，内部包含了时、分、秒、时钟计数器模块和时间设定模块，该模块的内部结构这里小梅哥不做过多介绍，详细请参看代码。本实验主要学习由顶向下的设计流程，代码均为常见风... 2023-06-13 深入学习FPGA数码钟文章课设毕设时钟类
